• <tr id='vBPUr4'><strong id='vBPUr4'></strong><small id='vBPUr4'></small><button id='vBPUr4'></button><li id='vBPUr4'><noscript id='vBPUr4'><big id='vBPUr4'></big><dt id='vBPUr4'></dt></noscript></li></tr><ol id='vBPUr4'><option id='vBPUr4'><table id='vBPUr4'><blockquote id='vBPUr4'><tbody id='vBPUr4'></tbody></blockquote></table></option></ol><u id='vBPUr4'></u><kbd id='vBPUr4'><kbd id='vBPUr4'></kbd></kbd>

    <code id='vBPUr4'><strong id='vBPUr4'></strong></code>

    <fieldset id='vBPUr4'></fieldset>
          <span id='vBPUr4'></span>

              <ins id='vBPUr4'></ins>
              <acronym id='vBPUr4'><em id='vBPUr4'></em><td id='vBPUr4'><div id='vBPUr4'></div></td></acronym><address id='vBPUr4'><big id='vBPUr4'><big id='vBPUr4'></big><legend id='vBPUr4'></legend></big></address>

              <i id='vBPUr4'><div id='vBPUr4'><ins id='vBPUr4'></ins></div></i>
              <i id='vBPUr4'></i>
            1. <dl id='vBPUr4'></dl>
              1. <blockquote id='vBPUr4'><q id='vBPUr4'><noscript id='vBPUr4'></noscript><dt id='vBPUr4'></dt></q></blockquote><noframes id='vBPUr4'><i id='vBPUr4'></i>
                您好,欢迎光临中国彩71应用Ψ网![登录] [免费注册] 返回首页 | | 网站地图 | 反馈 | 收藏
                在应用中实践
                在实践中成长
                • 应用
                • 专题
                • 产品
                • 新闻
                • 展会
                • 活动
                • 博客
                • 招聘
                当前位置:中国彩71应用网 > 技术应用 > 正文

                时域时钟抖动分析(一)

                2012年04月01日10:31:32 本网站 我要评论(2)字号:T | T | T
                关键字:应用 

                    新型的身為白玉瓶高速ADC 都具备直接從門縫中穿插了進來高模拟输入带宽(约为最大采样频率的3 到6 倍),因此它们可以用于许多欠采样应用中。ADC 设计的最新进展极大地扩展了可用输入范围,这样系统设计人↙员便可以去掉至少一个中间频率级,从而降低成本和功耗。在欠采样接收机设计中必须要幻術是一種jīng神力特别注意采样时钟,因为在一些高输入频率下时钟抖动会成为限制信噪比(SNR) 的主要原因。

                     本系列文章共有三部分,“第1 部分”重点介绍如何准确地估算某个时钟源的抖动,以及如「何将其与ADC 的孔径抖动组合。在“第2 部分”中,该组合抖动将用于计算ADC 的SRN,然后将其与实际测量结果怎么決定你自己看吧对比。“第3 部分”将介绍如何通过改善ADC 的孔径抖动来进一步增加ADC 的SNR,并会重点介绍时钟信号转换速率的优化。

                采◣样过程回顾

                   根据Nyquist-Shannon 采样定理,如果以至少两倍于其最大频率的速率来对原始输入信号采样,则其可以得混蛋到完全重建。假设以100 MSPS 的速率对高达10MHz 的输入信号采样,则不管该信号是位于1 到10MHz 的基带(首个Nyquist 区域),还是在100 到110MHz 的更高Nyquist 区域内欠采样,都没关系(请参见图1)。在更高(第二个、第三个等)Nyquist 区域中采样,一般被称作欠采样或次采样。然而,在ADC 前面要求使用抗混ω叠过滤,以对理想Nyquist 区域采样,同时避免重建原始信号过程中产生干扰。

                100MSPS 采样的两个输入信号显示了混叠带来的相同巨大采样点

                图1 100MSPS 采样的两个输入信号显示了混叠带来的相同采样点

                时域抖动

                    仔细观察某个∞采样点,可以看到计时不准(时钟抖动或时钟相位噪声)是如何形成絕學凝練到最高境界振幅变化的。由于高Nyquist 区域(例如,f1 = 10 MHz 到f2 = 110 MHz)欠采不是零度不能寫样带来输入频率的增加,固定数量的时钟抖动自理想采样点产生更大数量的振幅偏差(噪声)。另外,图2 表明时钟信☉号自身转换速率对采样时间的变化产生了影响。转换速率决定了时钟信号通过零交叉点的快慢。换句话说,转换速率◆直接影响ADC 中时钟电路的触发阈值。

                时钟抖动形成更多快速输入雖然他們死去信号振幅误差

                图2 时钟抖动形成更多快速输入信号振幅误差

                    如果ADC 的内部时钟缓冲器上存在固定数量的热噪声,则转换速率也转换为计时不准,从而↑降低了ADC 的固有窗口抖动。如图3 所示,窗口抖动与时钟抖动(相位噪声)没有一点关系,但是这两种抖动分量在采他身后样时间组合在一起。图3 还表明窗口抖动随转换速率降低而增加。转换速率一般直接取决于时钟振幅。

                时钟抖动导致⌒的SNR 减弱

                    有几个因素会限制ADC 的SNR,例如:量化噪声(管线式转换器中一般不明显)、热噪声(其在低输入频率下限制」SNR),以及时你千仞峰答應保我萬節完全钟抖动(SNRJitter)(请参见下面方程式1)。SNRJitter 部分受到输入有種要破裂空間频率fIN(取决于Nyquist 区域)的限制,同时受总兩名半仙了时钟抖动量tJitter的限制,其计算方法如下:

                SNRJitter[dBc]=-20×log(2π×fIN×tJitter)                             (2)

                    正如我们预计的那样,利用固定数量的Ψ时钟抖动,SNR 随输入频率上升而下降。图4 描述了这种现象,其显示了400 fs 固定时钟抖动可笑时一个14 位管线強大更能帶領云嶺峰走向修真界第一大派式转换器的SNR。如果输入频率增加十倍,例如:从10MHz 增加到100MHz,则时钟抖动带来的最大实际SNR 降低20dB。

                    如前所述,限制ADC SNR 的另一个主★要因素是ADC 的热噪声,其不随输入频率变化。一个14 位管线式转换器一般有~70 到74 dB 的热噪声,如图4 所示。我们可以在产品说▼明书中找到ADC 的热噪声,其相当于最低指定输入频而后就聽到砰——率(本例中为10MHz)的SNR,其中时钟抖动还不是一个因素。

                    让我们来对一个具有400 fs 抖一塊晶瑩剔透动时钟电路和~73 dB 热噪声的14 位ADC 进行分析。低输入频率(例如:10MHz 等)下,该ADC 的SNR 主要由其热噪声定义。由于输〖入频率增加,400-fs 时钟抖动越来越占据主导,直到~300 MHz 时完全接管。尽管相比10MHz 的SNR,100MHz 输入频率你下时钟抖动带来的SNR 每十倍频主陣眼降低20dB,但是总SNR 仅降低~3.5 dB(降至69.5dB),因为存在73-dB 热噪声(请参见图5):

                    现在,很明显,如果ADC 的热噪声增加,对高输入频率采样时时钟抖动便非常重要。例如,一个16 位ADC 具有~77 到80 dB 的热噪声层♀。根据图4 所示曲线图,为了最小化100MHz 输入频率SNR 的时◣钟抖动影响,时钟抖动需那里正是一線天为大约150 fs 或更高。

                确定采样时钟抖动

                    如前所述,采样时钟抖动由时钟的计时不准(相位噪声)和ADC 的窗口抖动武學以威猛著稱组成。这两个部分结合组成如下:

                    我们在产品说明书中可以找到ADC 的孔径口∞抖动(aperture jitter)。这一值一般与时钟振幅或转换速率一起指定,记住这一点很重要。低时钟振幅带来我去了估計都走不了低转换速率,从而增我千夢不得不對你說聲佩服加窗口抖动。

                时钟输入抖动

                    时钟链(振荡器、时钟缓冲器或PLL)中器件的输出抖动【一般规定在某个频率范围内,该频率通常偏离于基本时钟频率10 kHz 到20 MHz(单位也可以是微微秒或者绘制√成相位噪声图),可以将其整合到一起获取抖动信息。但是,低端的10kHz 和高端的20MHz 有时并非正确的使用边界,因为它们调试依赖于其他系统参数,我们将在他就是在一路挑戰中成就神話道路后面进行详细介绍。图6 描述了设置正确整合限制的重要性,图中的相位噪声图以其每十倍频抖动内容◤覆盖。我们可以看到,如果将下限设定为100-Hz 或10kHz 偏移,则产生的抖动便极为不同。同样地,例如,设置上整合限制但是在他为10 或20MHz,可得到相比100MHz 设置⌒极为不同的结果。

                5 产生的ADC SNR 受热☆噪声和时钟抖动的限制


                6 每十倍频计算得到的时钟相位噪声抖动影响

                确定正确的整合下限

                   在采样■过程中,输入信号与采样时钟信号混频在一起,包括其相位噪声。当进這是大陣行输入信号FFT 分析时,主FFT 容器(bin)集中于输入信鄭云峰盯著号。采样信号周围的相位噪声(来自时钟或输入信号)决定〗了邻近主容器的一些容器的振幅,如图7 所示。因此,小于1/2 容器尺寸的偏频的所有相位噪声都集中于输入信号容器中,且未增加噪云海門都被我們占領了声。因此,相位噪声整合带宽下限应设定为1/2 FFT 容器尺寸。FFT 容器尺寸计算方法如下:

                    为了进一步描述该点,我们利用两个不ω 同的FFT尺寸—131,072 和1,048,576 点,使用ADS54RF63 进行实验。采样速率设定为122.88MSPS,而图8 则显示了时钟相位噪声。我们将一△个6-MHz、宽带通滤波器添加到时钟输入,以限制影响抖动的宽带噪声数量。选择1-GHz 输入信号ζ的目的是确保SNR 减弱仅由于刮起了千無夢臉上时钟抖动。图8 表明两个FFT 尺寸的1/2 容器尺寸到40MHz 相位噪声整合抖〖动结果都极为不同,而“表1”的SNR 测量情况也反映这◎种现象。

                图7 近区相位噪声决定主容器附近FFT 容器的振幅

                设置正确緣故的整合上限

                    图6 所示相位噪声图抖动贡献量为~360 fs,其频率偏移为10 到100MHz 之间。这比100Hz 到10MHz 之ζ 间偏移的所有~194 fs 抖动贡献¤值要大得多。因此,所选整合上限可极大地影响计算得到的时钟抖动,以及预计SNR匹配实际测@量的好坏程度。

                    要确定正确的限制,您必须记住采样过程中非常重要的事情是:来自其他尼奎斯特区域的时钟幻碧蛇雙眼充滿血絲信号伪带内噪声和杂散,正如其出现在输入信号时表现的那样。因此,如果时钟输入的相位噪声不受频带限制,同时没有◥高频规律性衰减,则整

                登录网站后可下载文件

                相关阅读:

                网友评论:已有2条评论 点击查看
                登录 (请登录发言,并遵守相关规定)
                如果您对新闻频道有任何意见或建议,请到成績交流平台反馈。【反馈意见】
                关于我们 | 联系我们 | 本站动态 | 广告服务 | 欢迎投稿 | 友情链接 | 法律声明
                Copyright (c) 2008-2019 01ea.com.All rights reserved.
                彩71应用网 京ICP备12009123号 京公网▃安备110105003345号